Searching…
JESD204B Standard at a Glance A standardized serial interface between data converters (ADCs and DACs) and logic devices (FPGAs or ASICs) Serial data rates up to 12.5 Gbps Mechanism to achieve deterministic latency acr...
JESD204B是一种新型的基于高速SERDES的ADC/DAC数据传输接口。 随着ADC/DAC采样速率的不断提高，数据的吞吐量也越来越大，对于500MSPS以上的ADC/DAC，动辄就是几十个G的数据吞吐率，而采用传统的CMOS和LVDS（低压差分信号）已经很难满足设计要求，因此，JESD204B应运而生。
JESD204B标准提供一种将一个或多个数据转换器与数字信 号处理器件接口的方法(通常是ADC或DAC与FPGA接口)， 相比于通常的并行数据传输，这是一种更高速度的串行接 口。
本文介绍了 JESD 204B接口的基本原理和调试方法,并结合 TI 器件的实际案例进行说明。JESD 204B接口是高速信号传输的常用接口,支持多种数据映射模式和延迟设置,需要注意码组同步和告警处理。
在JESD204接口出现以前，数模转换器的数字接口绝大多数是差分LVDS的接口，这就造成了布板的困难，当PCB的密度很大的时候就需要增加板层从而造成制版的成本。但是JESD204需要进行严格的同步和时延的测量，接口逻辑会比LVDS复杂。JESD204 有不同的版本，但是大部分用的subclass1。
Feb 16, 2022 · 本文分析了LVDS与JESD204接口的优劣，指出JESD204B在高速数据传输中的优势，包括更少的差分线对、简化的PCB布局及更低的信道偏斜要求。
摘要 随着数模转换器的转换速率越来越高,JESD204B串行接口已经越来越多地广泛用在数模转换器上,其对器件时钟和同步时钟之间的时序关系有着严格需求。 本文就重点讲解了JESD204B 数模转换器的时钟规范,以及利用TI 公司的芯片实现其时序要求。
